

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-035806  
(43)Date of publication of application : 09.02.2001

(51)Int.Cl.

H01L 21/268  
H01L 21/20  
H01L 27/12  
H01L 29/786  
H01L 21/336

(21)Application number : 11-207128

(71)Applicant : NEC CORP

(22)Date of filing : 22.07.1999


(72)Inventor : OKUMURA NOBU

## (54) MANUFACTURE OF SEMICONDUCTOR THIN FILM

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To create at a high throughput on a large substrate a highly uniform semiconductor thin film having a high electron-mobility, by projecting the double pulses of a laser beam on the non-single-crystal semiconductor thin film, and by setting energy density in each pulse within the threshold of its fine-crystallization energy density caused by the projection of a pulse laser beam.

**SOLUTION:** After depositing as a cover film a silicon oxide film 2 on a glass substrate 1 by a plasma chemical vapor deposition method, an a-Si film 3 is deposited thereon. Then, a XeCl laser beam 50 having predetermined dimensions is projected on the a-Si film 3 to set the threshold of its fine-crystallization energy-density to, e.g. 470 mJ/cm<sup>2</sup>. In this case, by synchronizing two light sources 4, 5 with each other through a controller 6, the double pulses of a laser beam are projected through an optical system 7 on the a-Si film 3 of the glass substrate 1 provided in a chamber 8. As the projective conditions of the double pulses of the laser beam, the energy densities of first and second laser beams are set respectively, e.g. to 400 mJ/cm<sup>2</sup> and 240 mJ/cm<sup>2</sup> to make them not larger than the threshold of the fine-crystallization energy-density of the a-Si thin film 3.



## LEGAL STATUS

[Date of request for examination] 20.06.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3422290

[Date of registration] 25.04.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(10) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号  
特許2001-35806  
(P2001-35806A)

(43) 公開日 平成13年2月9日(2001.2.9)

(51)In.Cl.<sup>1</sup>  
H 01 L 21/288  
21/20  
27/12  
28/788  
21/336機別記号  
F<sub>1</sub>  
H 01 L 21/288  
21/20  
27/12  
28/78  
6 27 G

(21)出願番号 特願平11-207128

(22)出願日 平成11年7月22日(1999.7.22)

(71)出願人 日本電気株式会社  
東京都港区芝五丁目7番1号(72)発明者 矢野洋  
東村 風  
式会社内  
10003235(74)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

SF110 D02 D03 C032 G313 G316  
G343 G345 G347 P033(4)代理人 伊藤 勝  
弁理士 (42名)  
Fターム(参考) S05Z A02 B18 B07 D02 D02

D07 J01

## 【発明請求項の範囲】

【請求項1】 非半導体半導体構造に複数のパルスレーザを並列して同一箇所に照射することにより多様品又は半導体半導体構造を製造する方法であって、各パルスのエネルギー密度が、前記非半導体半導体構造のパルスレーザの照射により微結晶化するエネルギー密度しきい値を超えないことを特徴とする半導体半導体構造の製造方法。

【請求項2】 前記複数のパルスレーザの各パルスレーザのエネルギー密度は、前記非半導体半導体構造がバルスレーザの照射により微結晶化するエネルギー密度しきい値よりも低く、並列する前記複数のパルスレーザの前の前後のパルスレーザのうち、前のパルスレーザのエネルギー密度は後のパルスレーザのエネルギー密度以上であり、前記複数のパルスレーザの全てのエネルギー密度の和が前記エネルギー密度しきい値を超える請求項1記載の半導体半導体構造の製造方法。

【請求項3】 前記前後のパルスレーザの照射時間は、前記前のパルスレーザの半導体半導体構造の6倍以下である請求項2記載の半導体半導体構造の製造方法。

【請求項4】 前記前後のパルスレーザの照射時間は、前記前のパルスレーザの半導体半導体構造の1倍以上4倍以下である請求項2記載の半導体半導体構造の製造方法。

【請求項5】 前記複数のパルスレーザの照射により前記多結晶又は半結晶半導体半導体構造が、長軸方向の結晶粒の長さが短軸方向の結晶粒の長さの2倍を超えて、かつ、前記結晶粒が前記短軸方向に列を成して並ぶ相様を含む請求項1、2、3又は4記載の半導体半導体構造のパルスレーザを並列して同一箇所に行う照射が、前記非半導体半導体構造の上を前記長軸方向の結晶粒の長さ以下のビッチで前記長軸方向に移動して繰り返し行われるスキャン照射である請求項5記載の半導体半導体構造の製造方法。

【請求項6】 前記非半導体半導体構造が、減圧化気相成長(LPCVD)法、プラズマ化気相成長(PECVD)法、スパッタ法のいずれかの方法により形成される請求項1、2、3、4、5又は6記載の半導体半導体構造の製造方法。

【請求項7】 前記多結晶又は半結晶半導体半導体構造が、ガラス基板の上に形成される請求項1、2、3、4、5、6又は7記載の半導体半導体構造の製造方法。

【発明の詳細な説明】

【要約】 従来、液晶表示装置に搭載されるTFTの半導体構造を大粒化する技術においては、スリーブルートが低下し、サブミクロンのステージ動作精度を確保するため、大面積に渡って均質化が実現化するという問題があった。

【解決手段】 a-Si基板に、nを1以上の整数、n基目のパルスのエネルギー密度をE<sub>n</sub>、パルス幅をW<sub>n</sub>、n目と(n+1)目目のパルス間隔をt<sub>n</sub>とするとき、E<sub>1</sub> > E<sub>n</sub> > E<sub>n+1</sub> > t<sub>n</sub> > 6W<sub>n</sub>、E<sub>1</sub> + E<sub>2</sub> + ... + E<sub>n</sub> + E<sub>n+1</sub> > E<sub>1</sub>の条件を満たす複数のパルスレーザを照射することにより、長軸方向が基板方向の2倍を超える粗大結晶粒が得られ、基板の広い範囲に渡って大きなスキャンビッチでスキャン照射することが可能となり、高いスリーブルートが得られ、ステージ動作精度の良さも可能となる。

【発明の属する技術分野】 本発明は非半導体半導体構成にパルスレーザ光を照射してアーニールを行う半導体構造の製造方法に關し、特に液晶ディスプレイや密着型イメージセンサ等の絶縁性基板上に形成される多結晶シリコン半導体トランジスタの活性層を形成する、レーザアニーリング装置に関する方法であって、各パルスのエネルギー密度を照射することにより多様品又は半結晶半導体構造を製造する方法である。

品半導体構造を製造する方法であって、各パルスのエネルギー密度を照射することにより多様品又は半結晶半導体構造を製造する方法である。

品半導体構造を製造する方法であって、各パルスのエネルギー密度を照射することにより多様品又は半結晶半導体構造を製造する方法である。

品半導体構造を製造する方法であって、各パルスのエネルギー密度を照射することにより多様品又は半結晶半導体構造を製造する方法である。

品半導体構造を製造する方法であって、各パルスのエネルギー密度を照射することにより多様品又は半結晶半導体構造を製造する方法である。

[10002]

【発明の技術】 近年、ポリシリコン(以下polysiliconと記載する)薄膜トランジスタの製造技術を適用することにより、安価なガラス基板上に軽量回路を備えた液晶表示装置を形成することが可能となっている。polysilicon薄膜の形成法としては、プロセス温度の低化において、高エネルギー密度の光であるエキシマレーザ光を照射することによりアモルファシリコン(以下a-Siと略す)を熱解してしまって、得られる結晶粒の大きさが制限時間が限られてしまい、そのためpolysilicon薄膜を形成するための問題がある。そのためpolysilicon薄膜を形成するため、DRAM等の半導体構造が用いられる。

[10003] エキシマレーザ薄膜化法の欠点として、レーザ光がハルスレーザ光であるために熱処理されない時間が限られてしまい、得られる結晶粒の大きさが制限される。そのためpolysilicon薄膜を形成するための問題がある。

[10004] エキシマレーザ薄膜化法の欠点として、レーザ光がハルスレーザ光であるために熱処理されない時間が限られてしまい、得られる結晶粒の大きさが制限される。

[10005] また、大粒化技術の第2の技術として、公報、或いは、第4回応用物理学研究会講演予稿集第2分冊694頁(著者、石原他)により記載されているように、複数のバルスを合成して照射する技術が知られている。


[10006] 例えは、MRS Bulletin 19号9月、39頁(著者、1m他)により記載されているように、島状に形成した結晶質シリコン薄膜に、幅5μmの極めて微細な粒状ビームを0.75μmピッチでスキャン照射することにより、結晶質シリコン薄膜を平行に並列している一方で成長多結晶シリコン薄膜を形成する技術が知られている。

[10007] 本発明の目的は、上述の問題を解決して、高エネルギー密度の光であるスリーブルートが低下するという問題を解決するため、スリーブルートのステージ動作精度を確保するたために、複数系が複数化するという問題を解決するため、大粒化技術の第2の技術においては、各レーザ風扇領域において、均質に大粒化するものの、液晶表示装置に用いられる複数の風扇において、均質に大粒化を実現する方法である。

[10008] 本発明の手段は、半導体構成の構成部品又は半導体構成の構成部品を同一箇所に照射することによって、各部品又は構成部品の構成部品を同時に複数回照射する。

[10009] 本発明の目的は、上述の問題を解決して、高エネルギー密度の光であるスリーブルートが低下するという問題を解決するため、スリーブルートのステージ動作精度を確保するたために、複数系が複数化するという問題を解決する。

[10010] 本発明の手段は、半導体構成の構成部品又は半導体構成の構成部品を同一箇所に照射することによって、各部品又は構成部品の構成部品を同時に複数回照射する。



## 【(4)【発明の名稱】 半導体半導体構造の製造方法

## 【(5)【要約】

【課題】 従来、液晶表示装置に搭載されるTFTの半導体構造を大粒化する技術においては、スリーブルートが低下し、サブミクロンのステージ動作精度を確保するため、大面積に渡って均質化が実現化するという問題があつた。【解決手段】 a-Si基板に、nを1以上の整数、n基目のパルスのエネルギー密度をE<sub>n</sub>、パルス幅をW<sub>n</sub>、n目と(n+1)目目のパルス間隔をt<sub>n</sub>とするとき、E<sub>1</sub> > E<sub>n</sub> > E<sub>n+1</sub> > t<sub>n</sub> > 6W<sub>n</sub>、E<sub>1</sub> + E<sub>2</sub> + ... + E<sub>n</sub> + E<sub>n+1</sub> > E<sub>1</sub>の条件を満たす複数のパルスレーザを照射することにより、長軸方向が基板方向の2倍を超える粗大結晶粒が得られ、基板の広い範囲に渡って大きなスキャンビッチでスキャン照射することが可能となり、高いスリーブルートが得られ、ステージ動作精度の良さも可能となる。

【発明の属する技術分野】 本発明は非半導体半導体構成にパルスレーザ光を照射してアーニールを行う半導体構造の製造方法に關し、特に液晶ディスプレイや密着型イメージセンサ等の絶縁性基板上に形成される多結晶シリコン半導体トランジスタの活性層を形成する、レーザアニーリング装置に関する方法であって、各パルスのエネルギー密度を照射することにより多様品又は半結晶半導体構造を製造する方法である。

【課題を解決するための手段】 本発明の半導体構成の製造方法は、非半結晶半導体構成にパルスレーザを逆流して同一箇所に照射することにより多様品又は半結晶半導体構造を製造する方法であって、各パルスのエネルギー密度を照射することによって、各部品又は構成部品を同時に複数回照射する。

品半導体構造を製造する方法であって、各パルスのエネルギー密度を照射することにより多様品又は半結晶半導体構造を製造する方法である。

品半導体構造を製造する方法であって、各パルスのエネルギー密度を照射することにより多様品又は半結晶半導体構造を製造する方法である。

品半導体構造を製造する方法であって、各パルスのエネルギー密度を照射することにより多様品又は半結晶半導体構造を製造する方法である。

品半導体構造を製造する方法であって、各パルスのエネルギー密度を照射することにより多様品又は半結晶半導体構造を製造する方法である。



レーザーに対して移動させるステージ動作精度も、從来よりも大幅に緩和することができ、ステーショナリの製造コストを大幅に下げることが可能となる。

【図面の簡単な説明】

【図1】本発明の半導体薄膜の製造方法の基本的な構成部分である相前後するバルスレーザーの相互関係を示すバルス形状図である。

【図2】本発明の半導体薄膜の製造方法を実現するバルスレーザーの照射装置及び被照射物の様子を模式的に示す構造図である。

【図3】本発明の半導体薄膜の製造方法により得られる半導体薄膜の結晶状態を示す半導体薄膜の拡大平面図である。

【図4】本発明の半導体薄膜の製造方法において、バルスレーザー照射により得られる粗大結晶の照射方向の粒径とバルスレーザー間隔との関係を、バルスレーザーのエネルギー密度をパラメータとして示すグラフである。


【図5】本発明の半導体薄膜の製造方法に用いられるバルスレーザーの被照射物の様子を示す断面図である。

【符号の説明】


7 レーザー  
8 レーザー  
1 ガラス基板  
2、4、2 シリコン酸化膜  
3、2、3、4、3 a-Si膜  
4、5 光源  
6 制御装置  
7 光学系  
8 チャンバ  
9、19 熔結晶化領域  
10 粗大結晶粒  
11 長軸方向  
12 短軸方向  
13 スキャンピッチ  
16 結晶粒領域  
20 結晶粒  
22 シリコン酸化膜  
50 XeClレーザー光  
60、70 KrFレーザー光  
80 ピーム前半部  
81 ピーム後半部

20

【図1】






【図2】



【図2】

【図2】



【図4】

【図3】

【図4】

(6)

(7)

[図5]

